

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS


IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(54) THIN FILM SEMICONDUCTOR DEVICE
(11) 1-194351 (A) (43) 4.8.1989 (19) JP
(21) Appl. No. 63-16917 (22) 29.1.1988
(71) HITACHI LTD (72) SABURO OIKAWA(3)
(51) Int. Cl. H01L27/12, H01L29/78

PURPOSE: To make an operation speed of a driving TFT faster than that of a switching TFT without generating a ununiformity of a thin film and reducing the image quality, by making a second semiconductor thin film thicker than a first one which is formed on the same substrate where the second semiconductor thin film is formed.

CONSTITUTION: About 30,000 pieces of switching TFTs (thin film transistors) 20 are arranged in the form of a matrix in an area 2 on a glass substrate 1 and about 3,000 pieces driving TFT's 30 are arranged in an area 3. Each of the TFTs 20 is a multi-crystal silicon film 200 formed on the substrate 1, having a gate electrode 5 on it with a gate film 4 put between. In a like manner, each of the TFTs 30 is a multi-crystal silicon film 300 formed on the substrate 1, having a gate electrode 5 on it with a gate film 4 put between. Each TFT 20 and 30 also have source areas 21 and 31, drain areas 22 and 32 and channel areas 23 and 33 respectively. By making the film 300 thicker than the film 200, the operation speed of the TFT 30 can be faster than that of the TFT 20 without injuring the uniformity of the characteristics of the TFTs 30 and without increasing the reverse leak current of the TFTs 20.



25772

⑫ 公開特許公報(A) 平1-194351

⑬ Int. Cl.⁴H 01 L 27/12
29/78

識別記号

3 1 1

庁内整理番号

7514-5F
C-7925-5F

⑭ 公開 平成1年(1989)8月4日

審査請求 未請求 請求項の数 5 (全:頁)

⑮ 発明の名称 薄膜半導体装置

⑯ 特 願 昭63-16917

⑰ 出 願 昭63(1988)1月29日

⑱ 発 明 者 及 川 三 郎 茨城県日立市久慈町4026番地 株式会社日立製作所日立研
究所内⑲ 発 明 者 三 村 秋 男 茨城県日立市久慈町4026番地 株式会社日立製作所日立研
究所内⑳ 発 明 者 小 野 記 久 雄 茨城県日立市久慈町4026番地 株式会社日立製作所日立研
究所内㉑ 発 明 者 小 西 信 武 茨城県日立市久慈町4026番地 株式会社日立製作所日立研
究所内

㉒ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉓ 代 理 人 弁理士 平木 道人

明 細 書

1. 発明の名称

薄膜半導体装置

2. 特許請求の範囲

(1) 絶縁性基板と、絶縁性基板の表面上に形成された第1および第2の半導体薄膜と、前記第1の半導体薄膜の部分に形成された第1の薄膜半導体素子と、前記第2の半導体薄膜の部分に形成された第2の薄膜半導体素子とを具備し、前記第2の薄膜半導体素子は前記第1の薄膜半導体素子を駆動する薄膜半導体装置において、

前記第2の半導体薄膜の膜厚が、前記第1の半導体薄膜の膜厚よりも厚いことを特徴とする薄膜半導体装置。

(2) 前記第1の薄膜半導体素子は、前記絶縁性基板の表面上にマトリックス状に配置して形成されたことを特徴とする特許請求の範囲第1項記載の薄膜半導体装置。

(3) 前記絶縁性基板は、透明ガラス基板または石英基板であることを特徴とする特許請求の範囲第

1項または第2項記載の薄膜半導体装置。

(4) 前記第1の薄膜半導体素子は、スイッチング素子であることを特徴とする特許請求の範囲第1項ないし第3項のいずれかに記載の薄膜半導体装置。

(5) 前記第1の薄膜半導体素子は、光センサであることを特徴とする特許請求の範囲第1項ないし第3項のいずれかに記載の薄膜半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜半導体装置に係り、特に、各画素に対応してマトリックス状に形成され、各画素のスイッチングを行うための半導体装置、あるいはマトリックス状に形成され、光センサとして機能する半導体装置と、該半導体装置を駆動するための半導体装置とを同一基板上に有する薄膜半導体装置に関する。

(従来の技術)

近年、ガラスなどの透明絶縁性基板上に、比較的低温で形成した多結晶シリコンなどの半導体薄

膜を用いて薄膜トランジスタ（以下、TFT）を形成し、このTFTで回路を構成する液晶表示装置等の薄膜半導体装置の開発が活発に行われている。

液晶表示装置においては、透明ガラス基板の表面に非晶質シリコン、あるいは多結晶シリコンを用いたTFTをマトリックス状に形成し、このTFTを各画素のスイッチング素子として用いて液晶表示装置用アクティブマトリックス基板を形成する。

しかし、非晶質シリコンあるいは多結晶シリコンを用いたTFTは、単結晶シリコンを用いたトランジスタに比べて電界効果移動度が小さく、動作速度が遅いという欠点を有する。

すなわち、単結晶シリコンの電界効果移動度と比較すると、非晶質シリコンの電界効果移動度は約1桁小さく、多結晶シリコンの電界効果移動度は約3桁小さくなる。

ところが、表示面積の大型化、高画質化にともなって走査線の本数が増えると、TFTに従来の

上の動作速度が要求される。

一方、表示装置の小型化、省エネルギー化、複合化に伴い、各画素のスイッチングを行うためのTFT（以下、スイッチング用TFT）と、該スイッチング用TFTを駆動するためのTFT（以下、駆動用TFT）とを同一基板上に有する駆動回路内蔵型TFTアクティブマトリックス基板の研究も盛んに行われている。

液晶表示装置用のTFT基板において、高画質、高精細化を達成するためには、駆動用TFTの半導体薄膜内での電界効果移動度を向上させなければならない。しかし、前述したように、多結晶シリコンの電界効果移動度は、単結晶シリコンの電界効果移動度よりも小さく、膜厚が1000Å以下の場合には、さらに小さくなることが確認されている。

したがって、高画質、高精細化を多結晶シリコンで達成するためには、駆動用TFTの多結晶シリコン膜の膜厚を約800Å以上にすることが要求される。

ところが、液晶表示装置において、液晶の各画素のスイッチングを行うためのスイッチング用TFTでは、その半導体薄膜の膜厚を厚くすると、逆方向リーク電流が増大して画質が低下するという問題が発生する。このため、スイッチング用TFTにおいては、半導体薄膜の膜厚を約800Å以下にしなければならない。

また、液晶表示装置においては、回路の動作タイミングを正確に保つ意味から、スイッチング用TFTの動作速度は駆動用TFTの動作速度よりも遅いことが望ましい。

したがって、スイッチング用TFTと、駆動用TFTとを同一基板上に形成される液晶表示装置等の薄膜半導体装置においては、駆動用TFTを構成する半導体薄膜の膜厚のみを厚くして、駆動用TFTの動作速度のみを高速化することが望ましい。

上記したような電界効果移動度の低下に対する手段としては、特願昭62-143136号の明細書に記載されているように、電界効果移動度を

向上させたい領域の半導体薄膜を加熱して、該半導体薄膜の再結晶化を図ることが提案されている。（発明が解決しようとする課題）

上記した従来技術は、次のような問題点を有していた。

すなわち、動作速度を高速化したい領域に、局部的にレーザ光などのビーム照射を行って加熱すると、半導体薄膜の表面が融解し、その部分が再結晶化するが、この際、ビーム進行時の横方向エピタキシャル成長作用が生じないため均一な膜質が得られず、TFTとしての特性にばらつきが生じるという問題があった。

また、ビーム走査調整により、基板表面の全面にビームを均一に走査し、基板表面の全面を再結晶化する技術も提案されているが、上記した従来技術同様、基板表面の全面を均一に再結晶化することは難しく、生産性の点からみても問題があった。

本発明の目的は、以上に述べた問題点を解消し、半導体薄膜の均一性を損なうことなく、さらには、

スイッチング用TFTの逆方向リーク電流を増加させること無く、駆動用TFTの動作速度を高速化することが可能な薄膜半導体装置を提供することにある。

(課題を解決するための手段)

上記した問題点を解決するために、本発明は、絶縁性基板の表面上に形成された第1および第2の半導体薄膜と、前記第1の半導体薄膜の部分に形成されたスイッチング用TFTと、前記第2の半導体薄膜の部分に形成され、前記スイッチング用TFTを駆動する駆動用TFTとを具備した薄膜半導体装置において、前記第2の半導体薄膜の膜厚を、前記第1の半導体薄膜の膜厚よりも厚くした点に特徴がある。

(作用)

半導体薄膜の膜厚を厚くすると電界効果移動度が大きくなるので、その半導体薄膜を用いて薄膜半導体素子を形成すると、半導体薄膜の膜厚が薄いときに比べてその動作速度が向上する。

したがって、上記したように、第2の半導体薄

膜の膜厚を、第1の半導体薄膜の膜厚よりも厚くすると、駆動用TFTの特性の均一性を損なうこと無く、さらには、スイッチング用TFTの逆方向リーク電流を増加させること無く、駆動用TFTの動作速度をスイッチング用TFTの動作速度よりも速くすることができる。

(実施例)

以下に、図面を参照して、本発明を詳細に説明する。

第1図は本発明の一実施例の駆動回路を内蔵した液晶表示装置用TFT基板の平面図である。

1は透明な絶縁性基板であり、本実施例ではガラス基板を用いている。2は各画素のスイッチングを行うためのTFTがマトリクス状に形成された領域を示し、約3万個のTFTが配置されている。3は該スイッチング用TFTを駆動するためのTFTが形成された領域を示し、約3千個のTFTが配置されている。

第2図は、第1図のA-A断面図であり、特に、同図(a)は駆動用TFT30の拡大断面図であ

り、同図(b)はスイッチング用TFT20の拡大断面図である。

同図において、ガラス基板1の表面には、膜厚500Åの多結晶シリコン膜200、および膜厚1000Åの多結晶シリコン膜300が形成されており、さらに、その表面にはゲート絶縁膜4を介してゲート電極5が形成されている。

21、31はソース領域、22、32はドレイン領域、23、33はチャネル領域を表している。

本発明の特徴は、第2図に示されるように、駆動用TFTとスイッチング用TFTとが同一基板上に形成される薄膜半導体装置において、駆動用TFT30の多結晶シリコン膜300の膜厚を、スイッチング用TFT20の多結晶シリコン膜200の膜厚よりも厚くした点である。

第3図は、本発明の一実施例の駆動回路を内蔵した液晶表示装置用TFT基板の製造方法を示した図であり、特に、右半分はスイッチング用TFTの製造方法を示し、左半分は駆動用TFTの製造方法を示している。

同図において、第1図および第2図と同一の符号は、同一または同等部分を表している。

はじめに、ガラス基板1の表面に、CVD法により膜厚1000Åの多結晶シリコン膜300を形成する〔同図(a)〕。このときの加熱温度は600℃である。

つづいて、駆動用TFTが形成される領域の多結晶シリコン膜(左半分)をレジストを用いてマスクし、スイッチング用TFTの多結晶シリコン膜のみをエッチングして、膜厚500Åの多結晶シリコン膜200を得る〔同図(b)〕。

つづいて、多結晶シリコン膜200、300の表面に、ゲート絶縁膜4、ゲート電極5を同時に形成する。

つづいて、前記ゲート電極5をマスクとして不純物をドーピングし、ソース領域21、31、およびドレイン領域22、32を形成する。

このとき、同時にゲート電極5にも不純物がドーピングされる〔同図(c)〕。

つづいて、パッシベーション膜7を形成後、

コンタクト用の窓を開け、A₁電極6を露出する【同図(d)】。

第4図は、本発明のその他の実施例の、駆動回路を内蔵した液晶表示装置用TFT基板の製造方法を示した図であり、第3図同様、右半分はスイッチング用TFTの製造方法を示し、左半分は駆動用TFTの製造方法を示している。

本実施例においては、初めにガラス基板1の表面に、膜厚500Åの多結晶シリコン膜200を形成する【同図(a)】。

つづいて、駆動用TFTが形成される領域の多結晶シリコン膜をレジストを用いてをマスクし、スイッチング用TFTの多結晶シリコン膜のみをエッチングによって除去する【同図(b)】。

ここで、再度多結晶シリコン膜を、CVD法により全面にわたって500Åの膜厚に形成すると、駆動用TFTが形成される領域には膜厚1000Åの多結晶シリコン膜300が形成され、スイッチング用TFTには膜厚500Åの多結晶シリコン膜200が形成される【同図(c)】。

マスクし、スイッチング用TFTの多結晶シリコン膜200のうち、チャネル領域となる部分のみをエッチングによって除去する【同図(b)】。

ここで、再度多結晶シリコン膜を、CVD法により全面にわたって500Åの膜厚に形成すると、駆動用TFTが形成される領域、スイッチング用TFTのソース領域となる部分、およびドレイン領域となる部分には膜厚1000Åの多結晶シリコン膜300が形成され、スイッチング用TFTのチャネル領域となる部分には膜厚500Åの多結晶シリコン膜200が形成される【同図(c)】。

つづいて、第3図で説明した実施例の場合と同様に、ゲート電極5、パッシベーション膜7等を形成し、A₁電極6を露出する【同図(d)】。

本実施例では、スイッチング用TFTにおいても、そのソース領域、ドレイン領域となる部分の多結晶シリコン膜が厚く形成され、チャネル領域となる部分の多結晶シリコン膜は薄く形成されるため、逆方向リーク電流を増加させること無

本実施例では、同図(b)で説明した工程において、スイッチング用TFTの多結晶シリコン膜をガラス基板1が露出するまで除去するので、第3図に示した実施例の場合に比較して、多結晶シリコン膜の膜厚を正確に調整することができる。

これ以後の工程は、第3図で説明した実施例の場合と同様であるので、その説明は省略する。

第5図は、本発明の、さらにその他の実施例の駆動回路を内蔵した液晶表示装置用TFT基板の製造方法を示した図であり、前記同様、右半分はスイッチング用TFTの製造方法を示し、左半分は駆動用TFTの製造方法を示している。

同図において、第1図ないし第4図と同一の符号は、同一または同等部分を表している。

本実施例においては、初めにガラス基板1の表面に、膜厚500Åの多結晶シリコン膜200を形成する【同図(a)】。

つづいて、駆動用TFTが形成される領域、スイッチング用TFTのソース領域となる部分、およびドレイン領域となる部分をレジストを用いて

く、プロセス欠陥の発生しにくいスイッチング用TFTを得ることができる。

以上の説明においては、絶縁性基板をガラス基板として説明したが、透明な絶縁性基板であれば石英基板であっても良い。

また、以上の説明においては、本発明を液晶表示装置に適用して説明したが、本発明はこれのみに限定されるものではなく、液晶プリンタ用の液晶スイッチアレイあるいは画像読取り装置のラインセンサのように、スイッチング素子として機能するTFTと、それを駆動するための駆動用TFTとが同一基板上に形成される薄膜半導体装置であれば、どのような薄膜半導体装置にも適用できる。

なお、上記のように、本発明をラインセンサに適用する場合は、絶縁性基板は透明でなくても良い。

(発明の効果)

以上の説明から明らかなように、本発明によれば次のような効果が達成できる。

スイッチング用半導体装置と、駆動用半導体装置とを同一基板上に有する駆動回路内蔵型TFTアクティブマトリクス基板において、スイッチング用半導体装置の逆方向リーク電流を増加させることなく、さらには、駆動用半導体装置の半導体薄膜の表面の均一性を損なうことなく、駆動用半導体装置の動作速度を、スイッチング用半導体装置の動作速度よりも速くすることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例の液晶表示装置の平面図である。

第2図は本発明の一実施例の液晶表示装置の部分断面図である。

第3図は本発明の一実施例の製造方法を示した断面図である。


第4図は本発明のその他の実施例の製造方法を示した断面図である。

第5図は本発明のさらにその他の実施例の製造方法を示した断面図である。


1…ガラス基板、2…スイッチング用TFTが形成される領域、3…駆動用TFTが形成される領域、4…ゲート絶縁膜、5…ゲート電極、6…A₁電極、7…パッシベーション膜、21、31…ソース領域、22、32…ドレイン領域、20、30…多結晶シリコン膜

代理人 弁理士 平木道人


第 1 図




第 2 図



第 3 图



第 4 图



第 5 図

